В таблицах этой главы приведены временные соотношения для всех циклов, объясненных в предыдущей главе. Все времена приведены для частоты SYSCLK= 8 МГц, поэтому, если проектируемая внешняя плата должна работать в компьютерах с частотой SYSCLK до 16 МГц, то следует ужесточить требования к быстродействию внешней платы не менее чем в два раза по сравнению с приведенными. Для ресурсов все времена измерены на разъеме ресурса доступа. Время в пределах 0...11 нс добавлено для учета времени распространения сигнала по шине. В некоторых случаях сигнал возвращается от ресурса, который был источником сигнала, синхронизированного с возвращаемым и в этом случае добавлено 0...22 нс. Время "0" означает теоретически минимально возможное время и используется только как расчетное при определении времени цикла.

ПРИМЕЧАНИЕ: В таблицах и временных диаграммах приведены только сигналы -MEMR и -MEMW, а не -SMEMR и -SMEMW. Сигналы -SMEMR и -SMEMW вырабатываются с задержкой от 0 до 10 нс относительно сигналов -MEMR и -MEMW в тех случаях, когда ЦП, контроллер ПДП или контроллер регенерации является задатчиком на шине. Если задатчиком на шине является внешняя плата, то задержка может быть увеличена до 22 нс.

ПРИМЕЧАНИЕ: Во всех таблицах временных диаграмм TCLK обозначает период тактовой частоты шины.

Таблица 6.1. Временные соотношения для циклов с 0 тактов ожидания, нормальных и удлиненных, для 16- и 8-разрядных ресурсов памяти и УВВ.

Примечание: (1) LA<23...17> вырабатываются так же как SA<19...0>, если задатчик на шине не центральный процессор. 

Табл. 6.2. Временные соотношения для цикла регенерации памяти.

ПРИМЕЧАНИЕ: (1) Сигнал -REFRESH может удерживаться длительное время для выполнения нескольких циклов регенерации памяти.

Таблица 6.3. Временные соотношения для циклов ПДП

ПРИМЕЧАНИЕ: (1) Не для контроллера ПДП, а для внешней платы.

Таблица 6.4. Временные соотношения для цикла захвата шины

ПРИМЕЧАНИЯ: (1) Точные временные интервалы определяются контроллером ПДП. (2) Сигнал DRQ должен оставаться запрещенным, пока разрешен сигнал -DACK.

Файлы с графической иллюстрацией временных диаграмм шины ISA можно переписать  здесь. Названия имен файлов соответствует следующим рисункам:

Рис. 6.1. Цикл доступа к 16-разрядной памяти с 0 тактом ожидания

Рис. 6.2. Нормальный и удлиненный цикл записи/чтения 16-разрядной памяти

Рис. 6.3. Нормальный и удлиненный цикл записи/чтения 16-разрядного устройства ввода/вывода

Рис. 6.4. Нормальный и удлиненный цикл записи/чтения 8-разрядной памяти

Рис. 6.5. Нормальный и удлиненный цикл записи/чтения 8-разрядного устройства ввода/вывода

Рис. 6.6. Нормальный и удлиненный цикл регенерации: 1 - Время разрешения сигнала -REFRESH может быть увеличено для выполнения нескольких циклов регенерации; 2 - Текущий задатчик на шине должен перевести сигналы адреса и команд в третье состояние до разрешения сигнала REFRESH.

Рис. 6.7. Нормальный и удлиненный циклы ПДП: 1 - DRQ может стать отрицательным в любое время после -DACK; 2 - IO/ CH RDY запрещается для вставки дополнительных тактов ожидания. Каждый дополнительный такт ожидания состоит из двух тактов SYSCLK; 3 - Контроллер ПДП активизирует сигнал TC в течении последней пересылки данных

Рис. 6.8. Цикл захвата шины: (1) - Контроллер ПДП; (2) - Внешняя плата

7. Характеристики соединителей на шине

 7.1. Назначение выводов соединителей, устанавливаемых в слоты

Назначение выводов соединителей показано сверху вниз (при установленной внешней плате сторона компонентов соответствует правой половине соединителей, а место установки крепежной планки - верху).

36-выводный [8/16] соединитель:

62-выводный [8] соединитель:

 7.2. Электрические характеристики сигналов

Аббревиатуры, раскрытые ниже, будут использоваться далее при рассмотрении требований к характеристикам сигналов на шине.

ТРИ - выход с тремя состояниями. Имеет состояния: активный низкий уровень, активный высокий уровень, выключено;

ОК - открытый коллекторный выход. Имеет состояния: активный низкий уровень, выключено;

ТТЛ - выход транзисторно-транзисторной логики с двумя состояниями. Имеет состояния: активный низкий уровень, активный высокий уровень;

Iih - входной ток высокого уровня. Такой ток возникает тогда, когда ко входу подключен выход с активным высоким уровнем;

Iil - входной ток низкого уровня. Такой ток возникает тогда, когда ко входу подключен выход с активным низким уровнем.

Ioh - выходной ток высокого уровня. Характеризует нагрузочную способность выхода устройства в активном высоком уровне;

Iol - выходной ток низкого уровня. Характеризует нагрузочную способность выхода устройства в активном низком уровне;

Vih - входное напряжение высокого уровня;

Vil - входное напряжение низкого уровня;

Voh - выходное напряжение высокого уровня;

Vol - выходное напряжение низкого уровня.

Напряжения и токи по цепям сигналов на шине.

На шине ISA могут использоваться только три типа устройств: ТТЛ (транзисторно-транзисторной логики), ТРИ (трехстабильный) и ОК (открытый коллекторный выход). Устройство ТТЛ может быть только фиксированного направления - либо вход, либо выход. Устройство с тремя состояниями может быть как входом так и выходом, и кроме этого, находиться в третьем состоянии.

Таблица 7.1. Напряжения и токи на шине

ПРИМЕЧАНИЯ:

(1) Voh=2.4 В Vih=2.7 В Vol=0.5 В Vil=0.4 В

Все токи в таблице указаны в миллиамперах. Знак "-" перед значением тока означает, что ток вытекает из внешней платы в кросс материнской платы.

(2) Линия с открытым коллекторным выходом может быть подключена к ТТЛ входу.

(3) По линии с открытым коллекторным выходом ток Ioh (ток утечки) не должен превышать для каждого слота 0.4 миллиампера.

7.4. Дополнительные требования к приемникам и передатчикам на внешних платах

Разработка собственных внешних плат требует соблюдения еще ряда условий, кроме оговоренных в табл. 7.4. Это следующие условия:

• при проектировании топологии печатного монтажа на внешней плате, следует учитывать, что максимальная длина печатного проводника от контакта разъема до вывода подключенного к этой цепи компонента не должна превышать 65 мм;
• для минимизации помех на шине, уменьшения переотражений следует использовать компоненты с крутизной фронта нарастания/спада выходного напряжения не хуже 3 нс.
• максимальная емкость по каждому выводу интерфейсного разъема должна быть не более 20 пФ. В эту емкость входят входные емкости всех приемников и передатчиков, подсоединенных к выводу, и, кроме этого, емкость печатного проводника, связывающего вывод разъема с компонентами.

Таблица 7.2. Номиналы резисторов и способ подключения

7.5. Нагрузочные резисторы на шине

На кроссе материнской платы установлены нагрузочные резисторы для оптимизации электрических характеристик шины. Нагрузочные резисторы подключаются двумя способами:

• между линией сигнала и + 5 В;
• последовательно между ресурсом на материнской плате и линией сигнала на шине.

7.6. Механические характеристики внешней платы

При разработке внешней платы следует также учитывать следующее:

• толщина платы должна быть 1.6 мм +- 0.2 мм (с учетом толщины фольги);
• коробление платы не должно превышать 1.3 мм на всей длине платы;
• максимальная высота компонентов на плате не более 10 мм.